Spende 15. September, 2024 – 1. Oktober, 2024
Über Spenden
Suche nach Büchern
Bücher
Spende:
66.6% erreicht
Einloggen
Einloggen
für autorisierte Benutzer stellen folgendes zur Verfügung:
Persönliche Empfehlungen
Telegram-Bot
Downloadverlauf
an E-Mail-Adresse oder Kindle senden
Bücherlisten verwalten
in Favoriten speichern
Persönlich
Suchanfrage nach dem Buch
Erkunden
Z-Recommend
Bücherlisten
Meistgefragt
Kategorien
Teilnahme
Spenden
Hochladen
Litera Library
Papierbücher spenden
Papierbücher hinzufügen
Search paper books
Mein LITERA Point
Suche nach den Begriffen
Main
Suche nach den Begriffen
search
1
Computer-Architektur: Modellierung, Entwicklung und Verifikation mit Verilog
Oldenbourg Wissenschaftsverlag
Karl Stroetmann
wert
zeile
programm
befehl
für
abbildung
können
assembler
implementierung
bits
abb
stack
zeigt
signal
goto
zahl
mikro
verilog
speicher
mdr
gesetzt
ijvm
ctr
schaltung
zahlen
daten
reset
byte
ergebnis
bufif1
opcode
setzen
clk
input
zunächst
befehls
daher
müssen
summe
falls
module
output
zeilen
geschrieben
berechnen
berechnung
instruktion
werte
ausgabe
gatter
Jahr:
2007
Sprache:
german
Datei:
PDF, 2.48 MB
Ihre Tags:
0
/
0
german, 2007
2
Computer-Architektur: Modellierung, Entwicklung und Verifikation mit Verilog
Oldenbourg Wissenschaftsverlag
Karl Stroetmann
wert
zeile
programm
befehl
für
abbildung
können
assembler
implementierung
bits
abb
stack
zeigt
signal
goto
zahl
mikro
verilog
speicher
mdr
gesetzt
ijvm
ctr
schaltung
zahlen
daten
reset
byte
ergebnis
bufif1
opcode
setzen
clk
input
zunächst
befehls
daher
müssen
summe
falls
module
output
zeilen
geschrieben
berechnen
berechnung
instruktion
werte
ausgabe
gatter
Jahr:
2007
Sprache:
german
Datei:
PDF, 3.82 MB
Ihre Tags:
0
/
0
german, 2007
3
verilog 黄金参考指南中文版
iBooker it-ebooks
it-ebooks
符
赋
verilog
延
网
fax
www.zlgmcu.com
州
函
含
input
控
initial
描
output
码
module
constantexpression
辑
逻
钟
udp
宏
允
endmodule
clock
伪
循
reset
clk
posedge
储
测
驱
串
范
integer
range
memoryname
parameter
印
默
inputs
realtime
沿
count
略
enable
limit
referenceevent
Jahr:
2018
Sprache:
chinese
Datei:
PDF, 512 KB
Ihre Tags:
0
/
4.0
chinese, 2018
4
Verilog-HDL для моделирования и синтеза цифровых электронных схем
НГТУ
Кондратенко Ю.П.
,
Мохор В.В.
,
Сидоренко С.А.
verilog
input
clk
output
op_bits
valid
assign
define
reset
reset_n
count
initial
add_en
mem_state
cout
endmodule
clock
module
product
posedge
ack
b_in
hdl
multiply_en
bits
cas_n
dram
carry_in
we_n
a_in
ain
cout4
active
delay
fpga
integer
ras_n
val_count
carry_out
data_patt
vhdl
01x
aout
b_abs
ctrl
ref_count
cycle_count
notif0
10ns
addr_count
Jahr:
2002
Sprache:
russian
Datei:
DJVU, 1.13 MB
Ihre Tags:
5.0
/
5.0
russian, 2002
1
Folgen Sie
diesem Link
oder finden Sie einen Bot "@BotFather" in Telegram
2
Senden Sie Befehl /newbot
3
Geben Sie den Namen für Ihren Bot an
4
Geben Sie den Benutzername für den Bot
5
Kopieren Sie die letzte Meldung von BotFather und fügen Sie hier ein
×
×